Proyecto de Investigación

Diseño eficiente de circuitos para telecomunicaciones en FPGA

Fecha	2001 - 2002
Partner	Generalitat Valenciana. Ref: GV00-093-14
Investigador Principal	Javier Valls Coquillat
Areas de Investigación	Procesado de Señales
Grupo de Investigación	Grupo de Integración de Sistemas Digitales (GISED)
Presupuesto	€